






Moore Machine



۷۶- ماشین حالت زیر چه رشته‌ای را نمی‌تواند تشخیص دهد؟



- (۱) تعدادی صفر سپس یک قابل تشخیص
- (۲) ابتدا صفر، تعدادی یک سپس صفر قابل تشخیص
- (۳) ✓ تعدادی یک سپس صفر غیر قابل تشخیص
- (۴) تعدادی یک سپس صفر و تعدادی یک سپس صفر قابل تشخیص



۷۷- شمارنده زیر چه ترتیبی را می شمارد؟

- (۱) از صفر تا دوازده
- (۲) ✓ از چهار تا دوازده
- (۳) از صفر تا پانزده
- (۴) از چهار تا پانزده

فرض: پایه Load شکن است



۷۸- عبارت ساده شده تابع زیر کدام است؟

$$F(A, B, C, D) = (A + B + \bar{C} + \bar{D})(\bar{A} + C + \bar{D})(\bar{A} + B + \bar{C} + \bar{D})(\bar{B} + C)(\bar{B} + \bar{C})(A + \bar{B})(\bar{B} + \bar{D})$$

pos

$$\bar{B}\bar{D} + \bar{A}\bar{B}\bar{C}$$



$$\leftarrow \bar{B}(\bar{D} + \bar{A}\bar{C}) \quad (1) \checkmark$$

$$\bar{A}\bar{B} + \bar{B}\bar{D} \quad (2)$$

$$\bar{B}(\bar{A} + \bar{D}) \quad (3)$$


$$\bar{B}(\bar{C} + \bar{D}) \quad (4)$$

$$F(A, B, C, D) = (A + B + \bar{C} + \bar{D})(\bar{A} + C + \bar{D})(\bar{A} + B + \bar{C} + \bar{D})(\bar{B} + C)(\bar{B} + \bar{C})(A + \bar{B})(\bar{B} + \bar{D})$$



$$F = \bar{B}\bar{D} + \bar{A}\bar{B}\bar{C} = \bar{B}(\bar{D} + \bar{A}\bar{C})$$

۷۹- در مدار زیر، حداقل تعداد سیکل های لازم جهت جابه جایی (Swap) محتوای ثبات های Reg1 و Reg4 کدام است؟ (فرض کنید که Select مالتی پلکسرها و Clock Enable (CE) ثبات ها توسط ماشین حالت مناسب تولید خواهد شد).



تولید خواهد شد).

۲ (۱)

۳ (۲ ✓)

۴ (۳)


۴) مسیرهای لازم برای این جابه جایی وجود ندارد.

CLK1 : Reg5 ← Reg1 , Reg6 ← Reg4

CLK2 : Reg4 ← Reg5

CLK3 : Reg1 ← Reg6

۸۰- با این فرض که سیگنال CLK فرکانس ۱۶۰ MHz داشته باشد، فرکانس سیگنال Z_3 چند مگاهرتز است؟




- ۱۰ (۱)
- ۸۰ (۲)
- ۴۰ (۳)
- ۲۰ (۴) ✓

Z_3	Z_2	Z_1	$D_3 = Z_3 \oplus (Z_1 \cdot Z_2)$	$D_2 = Z_1 \oplus Z_2$	$D_1 = \overline{Z_1}$	Z_3^*	Z_2^*	Z_1^*
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	0
0	1	0	0	1	1	0	1	1
0	1	1	1	0	0	1	0	0
1	0	0	1	0	1	1	0	1
1	0	1	1	1	0	1	1	0
1	1	0	1	1	1	1	1	1
1	1	1	0	0	0	0	0	0

$$f_{Z_3} = \frac{1}{8} f_{CLK} = \frac{160 \text{ MHz}}{8} = 20 \text{ MHz}$$

۸۱- مدار زیر به همراه سیگنال های کنترلی مشخص شده طی ۵ سیکل داده شده است. مقدار ثبات R_3 پس از ۵ سیکل کدام است؟



سیکل ۱: $LdR_0 = 1, LdR_1 = 1, Sel_0 = 0$

سیکل ۲: $LdR_2 = 1, Sel_1 = 0$

سیکل ۳: $LdR_3 = 1, Sel_2 = 0, Sel_1 = 1, LdR_0 = 1, Sel_0 = 1$

سیکل ۴: $LdR_2 = 1, Sel_1 = 0, Sel_2 = 1, LdR_3 = 1, Sub = 1$






سیکل ۵: $Sel_2 = 1, LdR_3 = 1, Add = 1$

۸۹ (۲) ✓

۲۵ (۱)

۱۶۱ (۴)

۱۱۱ (۳)




۸۲- کد Verilog/VHDL زیر را در نظر بگیرید. با توجه به مقادیر ورودی ها که به صورت شکل موج داده شده اند، خروجی Z کدام است؟

Verilog

```

module ParReg (A , load , clear , clk , Z);
  input A , load , clear , clk;  output Z;
  wire [7:0] A;      wire load , clear , clk;
  reg [7:0] Z;
  always @(posedge clk)
    if (!clear) begin
      Z = 0;
    end else begin
      if (load) begin
        Z = A;
      end
    end
  end
end module
  
```



- 0
- 0
- 0
- 0
- 1
- 0
- 1
- 0